Titre :	Conception et Implémentation d’un Corrélateur Numérique sur FPGA
Type de document :	document électronique
Auteurs :	GUETTAT Abdelghani, Auteur
Année de publication :	09/10 / 2012
Importance :	113 p.
Accompagnement :	CD
Langues :	Français (fre)
Catégories :	Electronique:Instrumentation Spatiale
Mots-clés :	FPGA  corrélateur  Conception  Description  Synthèse  VHDL  simulation  CYCLONE III. FPGA  correlator  Design  Description  Synthesis  VHDL  simulation  CYCLONE III  QUARTUS II simulator.
Résumé :	L’objectif de notre projet de Magistère consiste à implanter un algorithme d’un corrélateur numérique des signaux qui nous permettent d’effectuer une corrélation complète. Il existe de nombreuses techniques pour effectuer la corrélation des signaux. Les critères de sélection de l’une ou l’autre des méthodes qui existent dépend de l’application envisagée et de la cible d’implantation de l’algorithme. La technique de corrélation que nous avons choisie pour une implantation FPGA est la technique de translation d’un signal par rapport à l’autre. Notre circuit cible est le FPGA CYCLONE III du constructeur ALTERA. La méthodologie de conception est la suivante : procéder à une implantation logicielle de cette architecture afin de pouvoir la valider, enfin aborder l’implantation matérielle proprement dite par une description comportementale de l’architecture à l’aide du langage VHDL, une simulation à l’aide du simulateur QUARTUS II The objective of our project of magister degree is to implement an algorithm a digital signal correlator that allows us to perform a complete correlation. There are many techniques to perform the correlation of signals. The criteria for selection of one or other of the methods that exist depend on the intended application and the target of implementing algorithm. The correlation technique we have chosen an FPGA implementation is the technique of translation of a report to another. Our circuit is the target FPGA CYCLONE III of the ALTERA manufacturer. The methodology of conception is: to make a software implementation of this architecture in order to validate it, finally addressing the actual hardware implementation by a behavioral description of the architecture using the VHDL language, a simulation to using the Quartus II simulator.
Directeur de thèse :	N. BOUGHANMI

Conception et Implémentation d’un Corrélateur Numérique sur FPGA [document électronique] / GUETTAT Abdelghani, Auteur . - 09/10 / 2012 . - 113 p. + CD.
Langues : Français (fre)

Catégories :	Electronique:Instrumentation Spatiale
Mots-clés :	FPGA  corrélateur  Conception  Description  Synthèse  VHDL  simulation  CYCLONE III. FPGA  correlator  Design  Description  Synthesis  VHDL  simulation  CYCLONE III  QUARTUS II simulator.
Résumé :	L’objectif de notre projet de Magistère consiste à implanter un algorithme d’un corrélateur numérique des signaux qui nous permettent d’effectuer une corrélation complète. Il existe de nombreuses techniques pour effectuer la corrélation des signaux. Les critères de sélection de l’une ou l’autre des méthodes qui existent dépend de l’application envisagée et de la cible d’implantation de l’algorithme. La technique de corrélation que nous avons choisie pour une implantation FPGA est la technique de translation d’un signal par rapport à l’autre. Notre circuit cible est le FPGA CYCLONE III du constructeur ALTERA. La méthodologie de conception est la suivante : procéder à une implantation logicielle de cette architecture afin de pouvoir la valider, enfin aborder l’implantation matérielle proprement dite par une description comportementale de l’architecture à l’aide du langage VHDL, une simulation à l’aide du simulateur QUARTUS II The objective of our project of magister degree is to implement an algorithm a digital signal correlator that allows us to perform a complete correlation. There are many techniques to perform the correlation of signals. The criteria for selection of one or other of the methods that exist depend on the intended application and the target of implementing algorithm. The correlation technique we have chosen an FPGA implementation is the technique of translation of a report to another. Our circuit is the target FPGA CYCLONE III of the ALTERA manufacturer. The methodology of conception is: to make a software implementation of this architecture in order to validate it, finally addressing the actual hardware implementation by a behavioral description of the architecture using the VHDL language, a simulation to using the Quartus II simulator.
Directeur de thèse :	N. BOUGHANMI