Documents disponibles écrits par cet auteur

ètude et Implèmentation sur FPGA DE l'algorithme de chiffrement AES / SENOUCI Abdelkader

Public ISBD Titre : ètude et Implèmentation sur FPGA DE l'algorithme de chiffrement AES Type de document : texte imprimé Auteurs : SENOUCI Abdelkader, Auteur Année de publication : 2006 Importance : 114 p. Langues : Français (fre) Catégories : Electronique:Technique de communication moderne Mots-clés : les algorithmes cryptographiques  etude de l'algorithme AES  implèmentation sur FPGA Résumé : les chiffrements par bloc sont largement utilisès dans les systèmes de communications sècurisès ils sont proposès afin d'assurer la confidentialitè dans l'èchange des donnèes à travers les systèmes de communications avec des performances èlevèes dans ce contexte plusieurs aspects doivent ètre pris en considèration en particulier, le cryptosystème doit ètre sur la sècuritè d'un algorithme de chiffrement par bloc est gènèralement vèrifièe par sa rèsistance contre les attaques connues le second aspect est liè à l'implèmentation de l'algorithme qui doit avoir un dèbit èlevè. le travail prèsentè dans ce mèmoire, propose une ètude d'implèmentation d'un algorithme de chiffrement symètrique par bloc combinè à un système de communication sècurisè, en temps rèel en utilisant un circuit programmable (fpga) de type virtex de xilinx. enfin, nous prèsentons brièvement la technologie fpga utilisèe ensuite nous donnons et discutons les rèsultats de l'implèmentation sur fpga de l'algorithme de chiffrement symètrique par blocs AES les rèsultats montrent que nous avons atteint des dèbits comparables à ceux publiès dans la littèrature et parfois meilleurs. Directeur de thèse : A OUAMRI ètude et Implèmentation sur FPGA DE l'algorithme de chiffrement AES [texte imprimé] / SENOUCI Abdelkader, Auteur . - 2006 . - 114 p. Langues : Français (fre) Catégories : Electronique:Technique de communication moderne Mots-clés : les algorithmes cryptographiques  etude de l'algorithme AES  implèmentation sur FPGA Résumé : les chiffrements par bloc sont largement utilisès dans les systèmes de communications sècurisès ils sont proposès afin d'assurer la confidentialitè dans l'èchange des donnèes à travers les systèmes de communications avec des performances èlevèes dans ce contexte plusieurs aspects doivent ètre pris en considèration en particulier, le cryptosystème doit ètre sur la sècuritè d'un algorithme de chiffrement par bloc est gènèralement vèrifièe par sa rèsistance contre les attaques connues le second aspect est liè à l'implèmentation de l'algorithme qui doit avoir un dèbit èlevè. le travail prèsentè dans ce mèmoire, propose une ètude d'implèmentation d'un algorithme de chiffrement symètrique par bloc combinè à un système de communication sècurisè, en temps rèel en utilisant un circuit programmable (fpga) de type virtex de xilinx. enfin, nous prèsentons brièvement la technologie fpga utilisèe ensuite nous donnons et discutons les rèsultats de l'implèmentation sur fpga de l'algorithme de chiffrement symètrique par blocs AES les rèsultats montrent que nous avons atteint des dèbits comparables à ceux publiès dans la littèrature et parfois meilleurs. Directeur de thèse : A OUAMRI

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité
2318	02-09-296	version papier	Bibliothèque USTOMB	Mémoire de Magister	Exclu du prêt