Titre :	Conception et vérification des circuits VLSI
Type de document :	texte imprimé
Auteurs :	Yvon Savaria, Auteur
Editeur :	Canada : Editions de l'école Polytechnique de Montréal
Année de publication :	1988
Importance :	398 p.
Présentation :	couv. ill. en coul., ill.
Format :	23,5 cm.
ISBN/ISSN/EAN :	978-2-553-00207-6
Langues :	Français (fre)
Index. décimale :	27-05 Microélectronique
Résumé :	Pratiquement toutes les puces conçues et fabriquées de nos jours utilisent la technologie des circuits intégrés à très grande échelle, ou circuits VLSI. De surcroît, la rapidité avec laquelle les technologies émergent engendre l'évolution rapide de nombreux domaines, notamment de la conception et de la vérification des circuits VLSI. S'il existe un nombre impressionnant de publications spécialisées qui témoignent de la vigueur de la recherche dans ces deux domaines, peu d'ouvrages, par contre, en font la synthèse. Conception et vérification des circuits VLSI vient combler cette lacune. En effet, le lecteur y verra traités des sujets aussi divers que les procédés de fabrication, les formes de logique CMOS, la conception de systèmes, les méthodes de conception et la vérification des circuits. Cet ouvrage s'adresse tant à l'étudiant qui suit un premier cours en conception de circuits intégrés numériques qu'au professionnel de l'informatique ou de l'électronique qui désire mettre à jour ses connaissances et s'y retrouver dans l'abondante documentation spécialisée publiée sur le sujet.
Note de contenu :	Chapitre 1 - Introduction Généralités. Plan de l'ouvrage. Niveaux d'abstraction. Modèle logique de transistor MOS Chapitre 2 - Les structures logiques CMOS Portes statiques. Portes de transmission. Délais. Éléments de mémoire statique et effet de mémoire dynamique. Logique pseudo-nMOS. Portes logiques dynamiques. Chaîne de retenue, demi-portes de transmission et précharge Chapitre 3 - Technologies et procédés de fabrication CMOS Réalisation d'un circuit intégré. Raffinage et préparation des tranches. Étape type de masquage. Procédé CMOS à double puits. Variantes des technologies CMOS. Règles de dessin. Rendement. Délais imputables aux interconnexions. Réduction de l'échelle des procédés basés sur le silicium. Limites sur le plan pratique et impact de l'environnement sur les procédés CMOS Chapitre 4 - La conception de circuits intégrés Architecture à transferts de registres, synchronisation et génération des horloges. Réseaux logiques programmables et machines à états. Commande de grosses charges capacitives. Structures de mémoire. Dessin des masques. Exemples pratiques Chapitre 5 - Les méthodes de conception Choix d'une méthode. Modèle de calcul des coûts. Circuits standard et circuits programmables. Matrices de portes, ou prédiffusés. Cellules normalisées. Circuits dédiés. Compilateurs de silicium. Choix d'une technologie. Conclusion Chapitre 6 - La conception axée sur la vérification systématique Nécessité de la conception axée sur la vérification systématique. Modèles de défauts et objectifs. Production de vecteurs de vérification. Mesures heuristiques de la testabilité. Conception axée sur la vérification systématique: approches ad hoc. Conception axée sur la vérification. Circuits autovérifiables Appendice A - Couches et règles de dessin relatives au procédé CMOS 3 Appendice B - Paramètres SPICE relatifs au procédé CMOS 3 Bibliographie Index

Conception et vérification des circuits VLSI [texte imprimé] / Yvon Savaria, Auteur . - Canada : Editions de l'école Polytechnique de Montréal, 1988 . - 398 p. : couv. ill. en coul., ill. ; 23,5 cm.
ISBN : 978-2-553-00207-6
Langues : Français (fre)

Index. décimale :	27-05 Microélectronique
Résumé :	Pratiquement toutes les puces conçues et fabriquées de nos jours utilisent la technologie des circuits intégrés à très grande échelle, ou circuits VLSI. De surcroît, la rapidité avec laquelle les technologies émergent engendre l'évolution rapide de nombreux domaines, notamment de la conception et de la vérification des circuits VLSI. S'il existe un nombre impressionnant de publications spécialisées qui témoignent de la vigueur de la recherche dans ces deux domaines, peu d'ouvrages, par contre, en font la synthèse. Conception et vérification des circuits VLSI vient combler cette lacune. En effet, le lecteur y verra traités des sujets aussi divers que les procédés de fabrication, les formes de logique CMOS, la conception de systèmes, les méthodes de conception et la vérification des circuits. Cet ouvrage s'adresse tant à l'étudiant qui suit un premier cours en conception de circuits intégrés numériques qu'au professionnel de l'informatique ou de l'électronique qui désire mettre à jour ses connaissances et s'y retrouver dans l'abondante documentation spécialisée publiée sur le sujet.
Note de contenu :	Chapitre 1 - Introduction Généralités. Plan de l'ouvrage. Niveaux d'abstraction. Modèle logique de transistor MOS Chapitre 2 - Les structures logiques CMOS Portes statiques. Portes de transmission. Délais. Éléments de mémoire statique et effet de mémoire dynamique. Logique pseudo-nMOS. Portes logiques dynamiques. Chaîne de retenue, demi-portes de transmission et précharge Chapitre 3 - Technologies et procédés de fabrication CMOS Réalisation d'un circuit intégré. Raffinage et préparation des tranches. Étape type de masquage. Procédé CMOS à double puits. Variantes des technologies CMOS. Règles de dessin. Rendement. Délais imputables aux interconnexions. Réduction de l'échelle des procédés basés sur le silicium. Limites sur le plan pratique et impact de l'environnement sur les procédés CMOS Chapitre 4 - La conception de circuits intégrés Architecture à transferts de registres, synchronisation et génération des horloges. Réseaux logiques programmables et machines à états. Commande de grosses charges capacitives. Structures de mémoire. Dessin des masques. Exemples pratiques Chapitre 5 - Les méthodes de conception Choix d'une méthode. Modèle de calcul des coûts. Circuits standard et circuits programmables. Matrices de portes, ou prédiffusés. Cellules normalisées. Circuits dédiés. Compilateurs de silicium. Choix d'une technologie. Conclusion Chapitre 6 - La conception axée sur la vérification systématique Nécessité de la conception axée sur la vérification systématique. Modèles de défauts et objectifs. Production de vecteurs de vérification. Mesures heuristiques de la testabilité. Conception axée sur la vérification systématique: approches ad hoc. Conception axée sur la vérification. Circuits autovérifiables Appendice A - Couches et règles de dessin relatives au procédé CMOS 3 Appendice B - Paramètres SPICE relatifs au procédé CMOS 3 Bibliographie Index