| Titre : | Microcontrôleurs AVR : des ATtiny aux ATmega, description et mise en oeuvre | | Type de document : | texte imprimé | | Auteurs : | Christian Tavernier, Auteur | | Mention d'édition : | 2 éme ed. | | Editeur : | Paris : Dunod/L'Usine Nouvelle | | Année de publication : | 2009 | | Collection : | Collection Technique et ingénierie - EEA | | Importance : | 340 p. | | Présentation : | couv. ill. en en coul | | Format : | 23,5 cm. | | Accompagnement : | CD-ROM | | ISBN/ISSN/EAN : | 978-2-10-059463-4 | | Langues : | Français (fre) | | Catégories : | MICRO INFORMATIQUE
| | Index. décimale : | 24-01 Microsystèmes et micro-ordinateurs | | Résumé : | Après des débuts quelque peu hésitants et des produits un peu hétéroclites, les microcontrôleurs AVR d'Atmel se sont structurés en deux familles principales que sont les ATtiny pour les modèles d'entrée de gamme, et les ATmega pour les modèles les plus performants.
Cette 2e édition vous propose de découvrir le contenu de n'importe quel microcontrôleur de ces familles. Après une présentation des éléments communs que sont l'unité centrale et les circuits d'horloge et de reset, il étudie, une à une, toutes les ressources internes de chaque circuit.
Destiné aux ingénieurs et techniciens en électronique, cet ouvrage de référence ne nécessite aucune connaissance préalable des microcontrôleurs AVR pour être lu avec profit et intéressera donc aussi les enseignants, étudiants et amateurs éclairés. | | Note de contenu : | Table des matières
CHAPITRE 1 Présentation générale
CHAPITRE 2 Unité centrale, horloge, reset et interruptions
CHAPITRE 3 Les ports d'entrées/sorties parallèles
CHAPITRE 4 La mémoire EEPROM de données
CHAPITRE 5 Le comparateur analogique
CHAPITRE 6 Le timer chien de garde
CHAPITRE 7 Les timers
CHAPITRE 8 L'interface série synchrone ou SPI, TWI et USI
CHAPITRE 9 L'interface série synchrone et asynchrone ou USART
CHAPITRE 10 Le convertisseur analogique/digital
CHAPITRE 11 L'interface pour mémoires externes
CHAPITRE 12 Programmation parallèle et série des microcontrôleurs AVR
CHAPITRE 13 Les modes d'adressage
CHAPITRE 14 Le jeu d'instructions
Annexe A liste et organisation des registres internes
Annexe B contenu du cédérom
Index |
Microcontrôleurs AVR : des ATtiny aux ATmega, description et mise en oeuvre [texte imprimé] / Christian Tavernier, Auteur . - 2 éme ed. . - Paris : Dunod/L'Usine Nouvelle, 2009 . - 340 p. : couv. ill. en en coul ; 23,5 cm. + CD-ROM. - ( Collection Technique et ingénierie - EEA) . ISBN : 978-2-10-059463-4 Langues : Français ( fre) | Catégories : | MICRO INFORMATIQUE
| | Index. décimale : | 24-01 Microsystèmes et micro-ordinateurs | | Résumé : | Après des débuts quelque peu hésitants et des produits un peu hétéroclites, les microcontrôleurs AVR d'Atmel se sont structurés en deux familles principales que sont les ATtiny pour les modèles d'entrée de gamme, et les ATmega pour les modèles les plus performants.
Cette 2e édition vous propose de découvrir le contenu de n'importe quel microcontrôleur de ces familles. Après une présentation des éléments communs que sont l'unité centrale et les circuits d'horloge et de reset, il étudie, une à une, toutes les ressources internes de chaque circuit.
Destiné aux ingénieurs et techniciens en électronique, cet ouvrage de référence ne nécessite aucune connaissance préalable des microcontrôleurs AVR pour être lu avec profit et intéressera donc aussi les enseignants, étudiants et amateurs éclairés. | | Note de contenu : | Table des matières
CHAPITRE 1 Présentation générale
CHAPITRE 2 Unité centrale, horloge, reset et interruptions
CHAPITRE 3 Les ports d'entrées/sorties parallèles
CHAPITRE 4 La mémoire EEPROM de données
CHAPITRE 5 Le comparateur analogique
CHAPITRE 6 Le timer chien de garde
CHAPITRE 7 Les timers
CHAPITRE 8 L'interface série synchrone ou SPI, TWI et USI
CHAPITRE 9 L'interface série synchrone et asynchrone ou USART
CHAPITRE 10 Le convertisseur analogique/digital
CHAPITRE 11 L'interface pour mémoires externes
CHAPITRE 12 Programmation parallèle et série des microcontrôleurs AVR
CHAPITRE 13 Les modes d'adressage
CHAPITRE 14 Le jeu d'instructions
Annexe A liste et organisation des registres internes
Annexe B contenu du cédérom
Index |
|  |