| Titre : | VHDL, langage, modélisation, synthèse | | Type de document : | texte imprimé | | Auteurs : | Roland Airiau, Auteur ; Jean-Michel Bergé, Auteur ; Vincent Olive, Auteur | | Mention d'édition : | 2 ed. | | Editeur : | Lausanne : Presses Polytechniques et Universitaires Romandes | | Année de publication : | 2004 | | Collection : | Informatique | | Importance : | 568 p. | | Présentation : | couv. ill. en coul. | | Format : | 24 cm. | | ISBN/ISSN/EAN : | 9782880743613 | | Langues : | Français (fre) | | Index. décimale : | 08-02 Logiciels et programmation | | Résumé : | VHDL est un langage de description de systèmes matériels (cartes électroniques, circuits intégrés, circuits programmables, etc.) mondialement utilisé. Le nombre d'outils construits autour de VHDL est impressionnant : simulateurs, outils de synthèse, outils de preuve, outils de spécification graphique... Le langage VHDL est aujourd'hui enseigné dans presque toutes les écoles et universités traitant du domaine de la conception électronique.
Cet ouvrage a pour ambition d'être un cours complet destiné à l'ingénieur, à l'enseignant et à l'étudiant. Au carrefour de l'électronique et de l'informatique, cette édition revue et augmentée (VHDL'93, synthèse) du premier volume offre trois points d'entrée complémentaires. Le premier présente les différents concepts du langage en y incluant les récentes évolutions liées à la nouvelle normalisation de 1993. Le second point d'entrée se consacre à la modélisation à l'aide d'exemples progressifs, nombreux et largement commentés. Le troisième point s'intéresse au domaine essentiel qu'est la synthèse logique. Le but est de donner, de façon concise et illustrée par de nombreuses études de cas, la sémantique d'interprétation du langage VHDL en vue de la production effective de composants électroniques. | | Note de contenu : | Table des matières:
I- LE LANGAGE (parler VHDL)
1. Introduction
2. Tour du propriétaire
3. Premiers éléments du langage
4. Unités de conception
5. Sous-programmes
6. Types de données
7. Déclarations et spécifications
8. Instructions séquentielles
9. Instructions concurrentes
10. Généricité
11. Attributs
12. Paquetages standard
13. Compilation, élaboration, exécution, exploitation
14. Variables partagées et autres regrets
15. Pièges
II - LA MODELISATION (écrire en VHDL)
16.Qu'est-ce que modéliser?
17. Registre et additionneur
18. Circuits linéaires
19. Automate d'états finis - contrôleur de trafic
20. Vérification de temps de set-up, de hold
21. Piles lifo et fifo
22. Unité arithmétique et logique
23. Mémoire vive - ram
24. Mémoire morte - rom
25. Réseaux de communication
26. Réseau neuronique
27. Contrôle moteur
28. Carte microcalculateur
29. Générateur de séquences de stimuli
30. Sortie de courbes
31. Paquetage sur type bit étendu - idée STD LOGIC 1164
III - LA GRAMMAIRE
32. Qu'est-ce que la synthèse ?
33. Styles de description
34. Circuits combinatoires
35. Circuits synchrones
36. Paquetages arithmétiques
IV - LES ANNEXES
. Groupes de normalisation |
VHDL, langage, modélisation, synthèse [texte imprimé] / Roland Airiau, Auteur ; Jean-Michel Bergé, Auteur ; Vincent Olive, Auteur . - 2 ed. . - Lausanne : Presses Polytechniques et Universitaires Romandes, 2004 . - 568 p. : couv. ill. en coul. ; 24 cm.. - ( Informatique) . ISSN : 9782880743613 Langues : Français ( fre) | Index. décimale : | 08-02 Logiciels et programmation | | Résumé : | VHDL est un langage de description de systèmes matériels (cartes électroniques, circuits intégrés, circuits programmables, etc.) mondialement utilisé. Le nombre d'outils construits autour de VHDL est impressionnant : simulateurs, outils de synthèse, outils de preuve, outils de spécification graphique... Le langage VHDL est aujourd'hui enseigné dans presque toutes les écoles et universités traitant du domaine de la conception électronique.
Cet ouvrage a pour ambition d'être un cours complet destiné à l'ingénieur, à l'enseignant et à l'étudiant. Au carrefour de l'électronique et de l'informatique, cette édition revue et augmentée (VHDL'93, synthèse) du premier volume offre trois points d'entrée complémentaires. Le premier présente les différents concepts du langage en y incluant les récentes évolutions liées à la nouvelle normalisation de 1993. Le second point d'entrée se consacre à la modélisation à l'aide d'exemples progressifs, nombreux et largement commentés. Le troisième point s'intéresse au domaine essentiel qu'est la synthèse logique. Le but est de donner, de façon concise et illustrée par de nombreuses études de cas, la sémantique d'interprétation du langage VHDL en vue de la production effective de composants électroniques. | | Note de contenu : | Table des matières:
I- LE LANGAGE (parler VHDL)
1. Introduction
2. Tour du propriétaire
3. Premiers éléments du langage
4. Unités de conception
5. Sous-programmes
6. Types de données
7. Déclarations et spécifications
8. Instructions séquentielles
9. Instructions concurrentes
10. Généricité
11. Attributs
12. Paquetages standard
13. Compilation, élaboration, exécution, exploitation
14. Variables partagées et autres regrets
15. Pièges
II - LA MODELISATION (écrire en VHDL)
16.Qu'est-ce que modéliser?
17. Registre et additionneur
18. Circuits linéaires
19. Automate d'états finis - contrôleur de trafic
20. Vérification de temps de set-up, de hold
21. Piles lifo et fifo
22. Unité arithmétique et logique
23. Mémoire vive - ram
24. Mémoire morte - rom
25. Réseaux de communication
26. Réseau neuronique
27. Contrôle moteur
28. Carte microcalculateur
29. Générateur de séquences de stimuli
30. Sortie de courbes
31. Paquetage sur type bit étendu - idée STD LOGIC 1164
III - LA GRAMMAIRE
32. Qu'est-ce que la synthèse ?
33. Styles de description
34. Circuits combinatoires
35. Circuits synchrones
36. Paquetages arithmétiques
IV - LES ANNEXES
. Groupes de normalisation |
|  |
Affiner la recherche Interroger des sources externesVHDL, langage, modélisation, synthèse / Roland Airiau
